T-VEC Vector Generation System
From T-VEC Wiki (Japanese)
T-VEC Vector Generation System(VGS)は、以下をサポートするエンジンです:
- モデル解析
- テストベクタ生成
- テストドライバ
- テスト結果解析
- プロジェクトの進捗状況と、その測定
T-VEC VGSには、いくつかの拡張機能やレポートがあります。－VGS Advanced Topics（VGS Advanced Topics）を見て下さい。
Contents |
歴史
VGSは当初、1990年に航空機衝突回避システム（TCAS）の検証において、FAA（航空連邦局）の認証取得のために、使用されました。T-VECは、1995年の1月に、FAAに認証された、MD90(McDonnell Douglas)電子可変速・定周波定電圧電源システム（VSCF）に使用されました。
1998年にVGSは、オリジナルのSCRツールと統合されました。それ以来、発展を続け、MATRIXxやSimulink/Stateflowのような様々なモデリングツールとの統合をサポートしています。
使用法
VGSには、豊富なテストベクタ生成オプションがありますが、デフォルトのベクタ生成機能は、makeによく似たビルド処理を実行する Build と呼ばれる、メニューオプションを通して、簡単に利用できます。 Build 処理では、テストベクタ生成（Test Vector Generation）をサポートするいくつかの段階を実行します。
テストベクタ生成（Test Vector Generation）と、テストドライバ生成（Test Driver Generation）の両方を実行する Build with Test Drivers と呼ばれる、もう一つのオプションがあります。
この機能は、コマンドまたはコンソールを通してバッチ処理をし、テスト生成を行えるようにもなっています。
テストベクタ生成
テストベクタ生成では、入力、期待出力、要求とのトレーサビリティリンク、を含むテストベクタ一式を生成します。これらのベクタの、入力や期待出力は、モデルの名前ベースになっています。プロセスで生成された値を調べ、査定するために、htmlテーブルマトリクスでベクタを表示することができます。
得られたテストベクタは、単体、結合またはシステムテストに適用されます。これら様々なレイヤーのテストは、モデルに基づいて適用されます。
テストドライバ生成
テストドライバ生成では、環境やプログラミング言語仕様に合わせて、テストベクタを実行できる形式にします。
テストドライバ生成機能や、関係するツールは、プログラミング可能なスキーマと、あらゆるターゲット環境でテストを自動実行するために必要な、モデル変数名と実装コード（シミュレーション環境）との関連を取る為の、オブジェクト・マッピングを用います。
テストドライバは、C、C++、Java、SQL/ODBC/JDBC、XML、SOAP WinRunner、JCL、Perl、Python、Ada、Basis and VB、Custom (graphics)、アセンブラ、シェル、コマンド言語、エミュレータ、メーカ独自など、あらゆる言語で生成させることができます。
テストハーネス
テストハーネス（Test Harness）は、テスト入力値を入れたり、実行を制御したり、テスト出力（結果）を取り出したり、何らかのレポートを得るために、たいていは手動で構築されています。 テストドライバジェネレータは、ドライバ生成の副産物としてテストハーネスも、生成します。これは、テストドライバスキーマ（test driver schema）をベースにしています。
テストドライバスキーマ
テストドライバジェネレータは、2つのユーザ定義スキーマを処理します。1つは、期待出力ファイルのフォーマットを指定し、もう1つは、ターゲット特定のテストドライバのフォーマットを指定します。これらは、それぞれ期待出力スキーマ、テストドライバスキーマと呼ばれています。テストドライバスキーマが生成されると、特定のテスト環境用の全テストドライバ（関連するハーネスまたはハーネスインタフェース）を生成することに、再利用されます。
テスト実行
これは、テストドライバ環境に対して生成されたテストドライバを実行するステップです。テストドライバは、テスト入力値を入力し、実行によって生成された、実際の出力値を取得します。これらの結果は、期待出力値と比較されます。VGSは、この処理を自動化するためにテスト結果比較機能を提供しています。
Simulink Tester（SL2TVEC）（Simulink Tester for T-VEC (SL2TVEC)）において、テストは、SL2TVECのGUIで実行される“Generate and Test function”の一部として自動的に行われます。テスト実行は、手動で生成されたコード、自動生成されたコード、またはMatlab シミュレーションに対して実行することができます。
TTMモデルから得られたテストは、様々な方法で実行されるでしょう（Examples参照）。１つの便利なメカニズムは、テストの実行を迅速に実行するためのメカニズムにリンクするVGSツールボックスを使用することです。
コードカバレッジ
T-VECツールは、MC/DCのような、テストコードカバレッジ（test code coverage）の評価を提供するLDRA社のTestbed/TBrun（LDRA TBrun）のような解析ツールと統合します。Simulink用のT-VEC Testerは、LDRA TBrun用の.tcfファイル形式で、テストドライバを生成することのできる、各種オプションを提供しています。テストベクタの入力/出力の組合せは、コードに対するテストドライバを生成するために、TBrunによって使用されます。TBrunは、T-VECで生成されたテストベクタの、実行によって得られるMC/DCテストカバレッジなどの測定結果や、パス・フェイルの判例結果をレポートします。
同様のテストドライバ設定を用いて、TTMから生成されたテストドライバを、LDRAのTBrunなどのコードベーステストカバレッジツールを利用するために、生成することも出来るようになっています。
その他、T-VECツール統合について（T-VEC Tool Integrations）
拡張されたMC/DCカバレッジについて（Extended MC/DC Coverage）
レポート、ステータス、測定
VGSによって生成された様々なレポートは、TTMにより生成されるレポートへ、ハイパーリンクされます。これらレポートは、ステータス情報、モデルの欠陥サマリ、などから、TTMやSimulinkモデルへの詳細へと、ハイパーリンクされます（全てのレポートは、HTMLと、XML形式です）:
- モデルレポート：TTMモデルの表示
- 要求レポート：TTM要求仕様の表示
- プロジェクト状況レポート：プロジェクトの測定結果と共に、全てのレポートへのハイパーリンク
- テストベクタ：ベクタの表示
- カバレッジ解析レポート：モデル欠陥へのハイパーリンクと共に、モデル欠陥状況
- テスト結果レポート：各ベクタのテスト実行のパス/フェイルの概要
- 詳細欠陥レポート：モデル欠陥の詳細を提供
